前言 ^o !O)D-q  
人類對視覺信號天生的敏感決定了對圖形處理硬件性能的渴求成了現(xiàn)階段硬件產(chǎn)業(yè)最炙手可熱的話題。 與滿足聽覺的音頻設(shè)備相比，現(xiàn)在的圖形處理技術(shù)水平給圖形處理還留有很大的發(fā)展空間， 這就決定了這個產(chǎn)業(yè)的競爭充滿了變數(shù)，在技術(shù)開發(fā)和市場推廣策略上稍有不慎就會別別人趕超。 為了應(yīng)付激烈的行業(yè)競爭， 設(shè)計出更高性能的圖形處理芯片已經(jīng)成為各個廠商保持自身競爭力水平最重要的手段。 今天我就來大家做一次特殊的旅行，了解圖形芯片設(shè)計研發(fā)的全過程，事實上現(xiàn)在絕大多數(shù)的芯片設(shè)計廠商都是依照這個程序來進行新品研發(fā)的。 $) 5Bf3P0  
確定研發(fā)方案和硬件語言描述 '>v^6iS  
與任何一個靠生產(chǎn)產(chǎn)品謀求發(fā)展的企業(yè)一樣，設(shè)計推出一款新的 GPU 的第一步理所當(dāng)然的是市場的調(diào)研和產(chǎn)品的開發(fā)規(guī)劃。在這段時間內(nèi)，未來產(chǎn)品的相關(guān)定位，主要占領(lǐng)的市場范圍等話題都被提到桌面上討論，這些問題討論的結(jié)果最終將決定產(chǎn)品最終的研發(fā)方案的大體內(nèi)容：研發(fā)成本，研發(fā)周期以及開發(fā)過程中需要的資源等等。 Ji;mHFZ*FU  
接下來就要在研發(fā)方案確定的大方向的技術(shù)上研究從生產(chǎn)工藝，芯片代工等具體的細(xì)節(jié)問題進行商議。在成本的限制范圍內(nèi)決定諸如集成晶體管數(shù)量等物理參數(shù)；緊接著就要在符合生產(chǎn)工藝的芯片代工廠中做出選擇了，決定這個的因素很多，當(dāng)然第一點是能提供生產(chǎn)芯片要求的工藝水平，比如0.15微米，0.13微米，甚至90納米，其次是代工廠的產(chǎn)品質(zhì)量和價格因素。當(dāng)然很多時候芯片在設(shè)計的時候就計劃使用比較超前的工藝，保證選擇的代工廠（即芯片生產(chǎn)的公司比如TSMC ）在芯片設(shè)計完成開始投片的時候完成相關(guān)工藝改造是十分重要的，如果你在這一點上面做出錯誤的判斷，那對公司造成的損失是巨大的，因為圖形芯片行業(yè)是一個最求速度的產(chǎn)業(yè)，在生產(chǎn)工藝已經(jīng)決定的情況下，如果要在回過頭來修訂工藝指標(biāo)，那進行的工作又會持續(xù)幾個月，其中的工作量不比重新一塊芯片要少多少！ YUdxG/~'  
當(dāng)這一切前期環(huán)節(jié)確定以后，就開始我們這篇文章最主要的部分了，顯示芯片構(gòu)架的設(shè)計。一個設(shè)計團隊被組織起來定義GPU 支持的技術(shù)特征并且制定整個設(shè)計工作的日程表（比如團隊1在三周內(nèi)完成反鋸齒單元的設(shè)計)。 5`<eKwls  
在我們深入介紹芯片的設(shè)計過程之前，我們先來了解一下現(xiàn)在芯片制造公司一般的設(shè)計流程。 現(xiàn)在，芯片構(gòu)架的設(shè)計一般是通過專門的硬件設(shè)計語言Hardware Description Languages (HDL)來完成，所謂硬件設(shè)計語言（ HDL）顧名思義，是一種用來描述硬件工作過程的語言�，F(xiàn)在被使用的比較多的有 Verilog 、 VHDL。 這些語言寫成的代碼能夠用專門的合成器生成邏輯門電路的連線表和布局圖，這些都是將來發(fā)給芯片代工廠的主要生產(chǎn)依據(jù)。對于硬件設(shè)計語言（ HDL）一般的人都基本上不會接觸到，我們在這里只給大家簡略的介紹一下：在程序代碼的形式上HDL和C也沒有太大的不同，但他們的實際功能是完全的不同。比如下面這個Verilog語言中非�；�本的一條語句： o."rxd  
always@(posedge clock) Q <= D; !tHt,eJy  
這相當(dāng)于C里面的一條條件判斷語句，意思就是在時鐘有上升沿信號的時候，輸出信號 'D' 被儲存在'Q'。 就是通過諸如此類的語句描述了觸發(fā)器電路組成的緩存和顯存之間數(shù)據(jù)交換的基本方式。綜合軟件就是依靠這些代碼描述出來的門電路的工作方式關(guān)系生成電路的。在芯片的設(shè)計階段基本上都是通過工程師們通過Verilog語言編制HDL代碼來設(shè)計芯片中的所有工作單元，也決定該芯片所能支持的所有技術(shù)特征。這個階段一般要持續(xù)3到4個月（這取決于芯片工程的規(guī)模），是整個設(shè)計過程的基礎(chǔ)。 %Z8vdU#