5AjK7[<L  
<#s-hQ  
摘  要:介紹了一種利用DPS TMS320VC5402和DAC AD7846以及PGA205、PGA103產(chǎn)生任意高精度波形的設計。并提供了具體電路的硬件實現(xiàn)框圖以及所需的DSP波形產(chǎn)生程序。 y\S7oD(OR  
    關(guān)鍵詞:DSP ；AD7846；DSP源程序 / P:Hfq  
在通信、儀器儀表和控制等領(lǐng)域的信號處理系統(tǒng)中，經(jīng)常要使用到正弦波以及其他波形發(fā)生器。通常可以通過下述兩種方法來產(chǎn)生所需波形。一種方法為使用算法直接產(chǎn)生(如正弦波通過泰勒級數(shù)展開得到)，這種方法能直接精確地計算出每個角度的波形值，所占的存儲空間較小。另一種為查表法，使用這種方法時，如果要有高的精度則要使用很大的表來記錄，從而占有較多的存儲空間，但是實時性較第一種方法好。我們來主要討論第二種方法。 9e1 6 g  
U1"t|KW8  
系統(tǒng)框架結(jié)構(gòu) 4KM$QHS5{  
    該系統(tǒng)主要包括以下幾個部分：DSP、DAC、DAC后端低通濾波電路以及兩個數(shù)字可編程運放PGA205、PGA1039(圖1)。系統(tǒng)中DSP采用了TI公司的TMS320VC5402，它有一組程序總線和三組數(shù)據(jù)總線，高度并行性的算術(shù)邏輯單元ALU、專用硬件邏輯片內(nèi)存儲器、增強型HPI口和高達100MHz的CPU頻率，可以在一個周期里完成兩個讀和一個寫操作。D/A采用了ADI公司的一種16位、低功耗數(shù)模轉(zhuǎn)換器AD7846，實現(xiàn)了高速同步數(shù)模轉(zhuǎn)換�？删幊淘鲆娣糯笃鞑捎玫氖敲绹鳥B公司的具有低增益誤差的PGA205和PGA103，它們可采用 4.5V至18V的電源工作，通過與CMOS與TTL兼容的輸入端來設定增益，并能提供快速的穩(wěn)定時間。 | 5L1\O8#  
硬件實現(xiàn) HJ'
93,  
    TMS320VC5402和DAC AD7846是通過VC5402的并行I/O接口來實現(xiàn)數(shù)據(jù)交換，通過地址線來對AD7846的四個數(shù)字邏輯進行控制的。將cs和R/W均置為低電平時，開始向該DAC寫數(shù)，經(jīng)過一段延時，將LDAC置為高電平，CLR置為低電平，DAC進行數(shù)模轉(zhuǎn)換，最后，將R/W和CLR均置為低電平，即將該DAC鎖存器清零。當然，也可以通過CPLD來對其進行控制。具體時序圖如圖2所示。 3=<iGX"z  
    后端運放電路由可編程增益運放PGA205和PGA103串聯(lián)組成。該運放電路可提供從G=1到G=800的可編程增益放大。增益輸入端具體輸入值詳見參考文獻[5]真值表。數(shù)字輸入端可直接與通用的CMOS和TTL邏輯元件直接接口。邏輯輸入端以接地端為基準。如果數(shù)字輸入端不帶鎖存器，邏輯輸入的改變將立即選擇新的增益。邏輯輸入的開關(guān)時間大約是0.5微秒。增益改變的響應時間等于開關(guān)時間加上放大器穩(wěn)定到與新選擇的增益相對應的新輸入電壓所需要的時間，對于0.01%的精度，當G=10時，穩(wěn)定時間為2.5微秒，當G=100時，穩(wěn)定時間為8微秒。本系統(tǒng)中，使用外部邏輯鎖存器鎖存來自高速數(shù)據(jù)總線的增益控制信號。使用外部鎖存器可以把高速的數(shù)字總線與敏感的模擬電路分開。應使鎖存電路盡可能遠離模擬電路以避免將數(shù)字噪聲耦合到模擬電路中。 `-/l$A} U  
軟件設計 Y(:OfC?  
DSP源程序 g~y9j88?  
.mmregs n47=eKd70  
.global main #y*=UV|h  
.sect "MAIN" fM|g8(TK,  
main: jo(Q`oxm!>  
stm #TAB,AR0 ；指向表頭 :U:7iP:  
tm #167H,AR3 ；設定循環(huán)次數(shù) __V]HcP;  
HI_PULSE: \G=