AP0|z  
CP、FT、WAT gwiR/(1  
CP是把壞的Die挑出來(lái)，可以減少封裝和測(cè)試的成本�？梢愿�直接的知道Wafer 的良率。FT是把壞的chip挑出來(lái)；檢驗(yàn)封裝的良率。 現(xiàn)在對(duì)于一般的wafer工藝，很多公司多把CP給省了；減少成本。 CP對(duì)整片Wafer的每個(gè)Die來(lái)測(cè)試 而FT則對(duì)封裝好的Chip來(lái)測(cè)試。 CP Pass 才會(huì)去封裝。 PcB{=L  
然后FT，確保封裝后也Pass。 k d+l k:  
WAT是Wafer Acceptance Test，對(duì)專(zhuān)門(mén)的測(cè)試圖形（test key）的測(cè)試，通過(guò)電參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定； CP是wafer level的chip probing，是整個(gè)wafer工藝，包括backgrinding和backmetal（if need），對(duì)一些基本器件參數(shù)的測(cè)試，如vt（閾值電壓），Rdson（導(dǎo)通電阻），BVdss（源漏擊穿電壓），Igss（柵源漏電流），Idss（漏源漏電流）等，一般測(cè)試機(jī)臺(tái)的電壓和功率不會(huì)很高； FT是packaged chip level的Final Test，主要是對(duì)于這個(gè)（CP passed）IC或Device芯片應(yīng)用方面的測(cè)試，有些甚至是待機(jī)測(cè)試； BhLZ7